Soutenance de thèse de Basma HAJRI

Cette thèse porte sur deux aspects de la technologie RRAM: 1) la modélisation, 2) les applications. Deux applications principales sont considérées: l'application mémoire et l'application sécurité en tant que fonctions physiques non clonables. Dans le contexte de la modélisation, nous avons présenté un travail unique dans la littérature. Il présente un ensemble complet de critères d'évaluation et une analyse comparative validée expérimentalement pour tous les principaux modèles RRAM. De plus, cette analyse comparative profite à la communauté des modélisateurs car elle met en évidence les limites d'un modèle donné; et ainsi souligne les domaines à améliorer. Pour tous les modèles, nous fournissons une implémentation dans le même code Verilog-A pour un accès et une évaluation plus faciles par les concepteurs. Enfin, nous avons validé notre analyse comparative au niveau circuit à l'aide d'un réseau RRAM 1k-bit 1T1R. Nous avons également présenté un nouveau modèle compact en Verilog-A (CAMEM), comprenant la physique la plus notable des dispositifs memristors tels que la formation/rupture du filament conducteur, la tension/le courant de seuil, la dépendance à la température et la variabilité. Le modèle proposé capture très bien le courant de programmation transitoire, DC et AC. En effectuant différentes simulations et validation avec des données expérimentales, nous avons démontré que le modèle CAMEM est flexible, générique, suffisamment précis et efficace sur le plan des calculs par rapport aux autres modèles. Par conséquent, il peut être facilement utilisé pour des simulations au niveau circuit pour guider les concepteurs dans plusieurs applications impliquant différents types de memristors. Il a été récemment démontré que les mémoires RRAM ont des caractéristiques exceptionnelles telles qu'une grande évolutivité, une vitesse élevée, une densité élevée et un fonctionnement à faible énergie dans les applications mémoire. De nombreuses architectures ont été proposées dans la littérature, comme la barre transversale « crossbar », 1T1R ou 1TnR. Cependant, chaque structure souffre de limitations considérables comme le courant de fuite dans la barre transversale, la zone et la faible densité dans le 1T1. Nous avons développé une nouvelle architecture RRAM qui combine les avantages des architectures existantes 1TnR et 1T1R, et en même temps, elle surmonte leurs lacunes. L'idée comprend une nouvelle architecture de réseau RRAM avec une méthode de programmation spécifique des cellules RRAM. Les opérations de programmation SET et RESET sont effectuées à partir de la même électrode supérieure de la cellule RRAM en appliquant des tensions positives ou négatives. La nouvelle structure de mémoire est appelée CGS (Common Grounded Source) 2TxR et utilise un seul transistor de sélection pour chaque mot de mémoire. «x» représente le nombre de bits dans un mot mémoire. Les mots de la mémoire sont regroupés par deux et partagent une «source commune mise à la masse» connectée électriquement à la masse par le biais de deux transistors de sélection («2T»). Récemment, les dispositifs RRAM ont également reçu une attention considérable dans diverses autres applications. Même certains des principaux inconvénients des dispositifs de mémoire résistive tels que la variabilité sont devenus une caractéristique intéressante pour la sécurité du matériel sous la forme de fonctions physiques non clonables (PUF). Dans ce contexte, nous avons développé une nouvelle PUF, basée sur la technologie RRAM, et qui est reconfigurable, légère (LRR-PUF) et surmonte les faiblesses importantes des architectures précédemment suggérées. Grâce à de nombreuse et diverses simulations SPICE, nous avons démontré que le LRR-PUF est une primitive de sécurité robuste (presque 100% de fiabilité) et peu coûteuse. Elle peut être utilisée alternativement stocker une clé secrète au sein de la même matrice RRAM pour créer des solutions hybrides pratiquement sans frais supplémentaires.

This PhD thesis focuses on two RRAM aspects: 1) RRAM modeling, 2) RRAM technology applications. Two main applications are considered: the memory application and the security application as physical unclonable functions. In the RRAM modeling context, we simulated the major existing RRAM device models within the same environment and under the same conditions to fulfill the modeling community requirement for a unified discussion on the various RRAM models. This work is the first in the modeling community literature; it presents a complete set of evaluation criteria and an experimentally validated comparative analysis for all widely accepted RRAM models. Furthermore, this comparative analysis is beneficial to the modeling community since it highlights the limitations of a given model; thus, it points out the areas of improvement. For all the models discussed in this study, we provide an implementation in the same Verilog-A code for easier access and assessment by the designers. Finally, we validated our comparative analysis at the circuit level using a 1K-bit 1T1R RRAM array. We also presented a novel Verilog-A compact model (CAMEM), including the most noticeable physics of actual memristor devices such as the conductive filament growth/rupture, threshold voltage/current, temperature dependency, and variability. The proposed model captures very well the transient, DC, and AC programming current. By performing different simulations and validation with experimental data, we demonstrated that the CAMEM model is flexible, generic, sufficiently accurate, and computationally efficient compared to existing memristor models. Hence, it can be easily used for simulations at the circuit level to guide the designers in several applications that involve different types of memristors. RRAM memories have been recently shown to have outstanding characteristics such as high-scalability, high-speed, high-density, and low-energy operation in the memory applications. Many architectures have been proposed in the literature, such as the crossbar, 1T1R, or 1TnR. However, each structure suffers from considerable limitations like the sneak current in the crossbar, area, and low density in the 1T1. We developed a novel RRAM architecture that combines the advantages of both existing architectures Cross-Point (1TnR) and 1T1R, and at the same time, it overcomes their shortcomings. The idea comprises a novel RRAM array architecture combined with a specific programming method of RRAM cells at the circuit level. Both SET and RESET programming operations are performed from the same TOP electrode of the RRAM cell by applying either positive or negative voltages. The BOTTOM electrode is grounded through a select transistor. The new memory structure is called CGS (Common Grounded Source) 2TxR and uses one select transistor for each memory word. “x” represents the number of bits in a memory word. Memory words are grouped by two and share a “common grounded source” electrically connected to the ground through two select transistors (“2T”). Beyond mobile applications, this invention may also translate into better system performance in data centers. Recently, RRAM devices have received considerable attention also in various other applications. Even some of the main drawbacks of resistive memory devices such as variability have become an attractive feature for hardware security in the form of Physically Unclonable Functions (PUFs). In this context, we developed a novel lightweight reconfigurable RRAM based PUF (LRR-PUF) that overcomes the significant weaknesses of previously suggested architectures. Through extensive SPICE simulations, we have demonstrated that the LRR-PUF is a robust (almost 100% reliability), low-cost security primitive. It can be alternately used as a nonvolatile secret key memory storage within the same RRAM array to create hybrid solutions at practically no additional cost.