Soutenance de thèse de Fadi JEBALI

L’industrie de l’Internet des Objets (IoT) cherche, désormais, à incorporer l’Intelligence Artificielle (AI) au sein même des capteurs. Cependant, elle fait face à des défis im- portants liés particulièrement à la consommation d’énergie et aux architectures de traitement centrées sur le calcul. Les mémoires résistives (RRAM) et les concepts de traitement dans ou près de la mémoire (IMC/NMC), associés à une implémentation statique des poids des réseaux de neurones, semblent être un solution prometteuse pour relever ces défis. Dans ce contexte, nous proposons une méthode de mesure de la commutation des RRAMs en introduisant une technique de terminaison d’écriture (WT). Des mesures approfondies montrent des vitesses de commutation comparables aux méthodes de l’état de l’art actuelles sur des guides d’ondes dédiées et soulignent l’impact du WT sur la distribution de l’état de faible résistance (LRS). Par ailleurs, nous proposons un accélérateur de réseau de neurones binaires (BNN) utilisant une technologie hybride RRAM/CMOS mettant en œuvre une solution NMC. Cet accéléra- teur est robuste et performant, même alimenté par une petite cellule solaire sous un éclairage variable, le rendant adapté aux exigences extrêmes de l’IoT. Enfin, nous proposons une seconde version de cet accélérateur BNN en utilisant une solution NMC analogique configurable, offrant une plus grande flexibilité pour implémenter les différentes topologies de réseau.

The Internet of Things (IoT) industry aims to integrate AI into sensors through edge computing, but faces obstacles in power consumption and computing centric archi- tecture. Emerging resistive memories and in/near memory computing (IMC/NMC) concepts, combined with neural networks’ static weight mapping, show potential in overcoming these challenges. To address this, we propose a method to measure RRAM switching by introducing a write termination (WT) technique. Extensive measure- ments demonstrate comparable switching speeds to current state-of-the-art methods on dedicated wave-guide structures and highlight the impact of the WT circuit on the Low Resistive State distribution. Furthermore, we develop a Binary Neural Network (BNN) engine using a hybrid RRAM/CMOS technology to implement an NMC solution. This accelerator is resilient and efficient, even when powered by a tiny solar cell under varying illumination, making it an ideal fit for extreme edge requirements. Finally, we suggest a second version of this BNN accelerator through the use of a configurable analog NMC solution, offering greater flexibility in mapping various network topolo- gies.