Monsieur Mehdi SALIGANE / Docteur

Plusieurs axes de recherches ont été identifiés, le doctorant aura la responsabilité d'élargir si besoin la liste suivante. Chaque sujet étant en lui-même pour partie couvert pour des applications à tension nominale dans l'offre industrielle actuelle. *Optimisation architecturale spécifique à l'ULV *Compensation automatique des conditions environnementales *Generation de tension ULV intégrée à haut rendement éventuellement couplée a une modulation de la tension suivant l'activité

Coordonnées

Emplois

Disponibilité : 2 2015

Informations complémentaires : football lecture guitare

Mobilité géographique : Tous les pays

Recherche : OUI

Techniques maîtrisées

Languages: C/C++, SKILL, VHDL. Software: Virtuoso, Cadence, Eldo, Matlab, LabView, Design Compiler, Encounter, Primetime, ncsim. Operating systems: Windows 98/XP/VISTA/7, UNIX, Linux, Solaris.

Doctorat

Titre : Sciences pour l'ingénieur : spécialité Micro et Nanoélectronique

1ère inscription en thèse : 30 janvier 2012 / 5A

Ecole doctorale : Sciences pour l'Ingénieur : Mécanique, Physique, Micro et Nanoélectronique

Date de soutenance de thèse : 21 septembre 2016

Sujet : Conception a Tres Faible Tension en technologie avancée, vers une définition d'architecture de systèmes autonomes, optimisés spécifiquement pour la faible tension, comprenant la compensation des conditions environnementales et la variabilite

Directeur de thèse : AUTRAN Jean-Luc

Co-directeur :

Unité de recherche : IM2NP - Institut Matériaux Microélectronique Nanosciences de Provence

Master

Titre : 3I, Bien

septembre 2009 - Polytech'Grenoble

Production scientifique

  • All-digital embedded SoC thermal sensor using an on-chip high order temperature curvature correction
    ISSCC2015, 2014
    Mehdi Saligane, Mahmood Khayatzadeh, Yiqun Zhang, Seokhyeon Jeong, Jean-Luc Autran, David Blaauw, Dennis Sylvester

  • A 0.33V/-40°C Process/Temperature Closed-Loop Compensation SoC Embedding All-Digital Clock Multiplier and DC-DC Converter Exploiting FDSOI 28nm Back-Gate Biasing
    ISSCC2015, 2014
    Sylvain Clerc1, Mehdi Saligane1,2,3, Fady Abouzeid1, Martin Cochet1,2, Jean-Marc Daveau1, Cyril Bottoni1, David Bol4, Julien De- Vos4, Dominique Zamora5, Benjamin Coeffic1, Dimitri Soussan1, Damien Croain1, Mehdi Naceur6, Pierre Schamberger6, Philippe Roche1, Dennis Sylvester3 1STMicroelectronics, Crolles, France, 2Aix-Marseille University, Marseille,France, 3University of Michigan, Ann Arbor, MI, 4Universite Catholique de Louvain, Louvain La Neuve, Belgium, 5MAYA Technologies, Grenoble, France, 6EASii-IC, Grenoble, France

  • Experimental Model of Adaptive Body Biasing for Energy Efficiency in 28nm UTBB FD-SOI
    S3S 2014, 2014
    M. Cochet 1, 2, B. Pelloux-Prayer1, M. Saligane1, 2, 3, S. Clerc1, P. Roche1, J.-L. Autran2, D. Sylvester3; 1STMicroelectronics, Crolles, France, 2IM2NP – Aix-Marseille University, France, 3University of Michigan, Ann Arbor, MI

  • All-digital SoC Thermal Sensor using On-chip High Order Temperature Curvature Correction
    CICC2015, 2015
    Mehdi Saligane, Mahmood Khayatzadeh, Yiqun Zhang, Seokhyeon Jeong, David Blaauw, Dennis Sylvester

  • iRazor: 3-transistor current-based error detection and correction in an ARM Cortex-R4 processor
    ISSCC, 2016
    Yiqun Zhang; Mahmood Khayatzadeh; Kaiyuan Yang; Mehdi Saligane; Nathaniel Pinckney; Massimo Alioto; David Blaauw; Dennis Sylvester

  • A reconfigurable dual-port memory with error detection and correction in 28nm FDSOI
    ISSCC, 2016
    Mahmood Khayatzadeh; Mehdi Saligane; Jingcheng Wang; Massimo Alioto; David Blaauw; Dennis Sylvester

Langues

Arabe : C2 - Maternel

Anglais : C2 - Maternel