Ecole Doctorale

SCIENCES POUR L'INGENIEUR : Mécanique, Physique, Micro et Nanoélectronique

Spécialité

« Sciences pour l'ingénieur » : spécialité « Micro et Nanoélectronique »

Etablissement

Aix-Marseille Université

Mots Clés

Fiabilité Electrique,Gestion dynamique,HTOL,Circuits digitaux,Circuits auto-adaptatifs,Vieillissement,

Keywords

Electrical Reliability,Dynamic management,HTOL,Digital circuits,Self-adaptive circuits,Aging,

Titre de thèse

Méthodes innovantes de gestion Statique et Dynamique de la fiabilité électrique des Circuits CMOS M40 et 28FD sous conditions réelles d’utilisation (HTOL)
Innovative Methods on Static and Dynamic Management of the Electrical Reliability in M40 and 28FD CMOS Circuits under real time conditions (HTOL)

Date

Vendredi 13 Avril 2018 à 10:30

Adresse

INPG - TIMA 46 avenue Felix Viallet, 38031 Grenoble cedex, France Amphi des thèses

Jury

Directeur de these M. Alain BRAVAIX ISEN - IM2NP/AMU
Rapporteur M. Alessandro SPINELLI Polytechnique de Milan (ITALIE)
Rapporteur Mme Marise BAFLEUR LAAS - CNRS
Examinateur M. Henri HAPPY IEMN / Lille I

Résumé de la thèse

Cette thèse porte sur la conception et le test des premiers circuits CMOS nanométriques auto-adaptatifs dédiés aux applications automobile, avionique et aérospatiale, sous environnement à fortes contraintes car ils sont soumis au compromis entre la vitesse (performance), la consommation (Low Power) et le vieillissement (Aging). Différents facteurs de variabilité (PVT) qui impactent les performances des circuits ont été étudiés ainsi que le vieillissement haute température sous polarisation négative (NBT), par porteurs chauds (HCD), et issu du claquage des diélectriques de grille (SBD), qui se traduisent par une variabilité temporelle progressive qui augmentent le taux d‘apparition des erreurs au niveau circuits et système. Les profils de densité d’erreurs en fonction du taux d’activité et de la charge sous l’utilisation (workload) ont été étudiés dans un premier temps à travers les techniques statiques de compensation (S-AVS). L’incorporation de moniteurs in-situ a été effectuée par simulations et comparée aux mesures sur silicium, ce qui a permis d’adapter en temps réel le compromis en fréquence, consommation et variation du taux d’erreurs, qui ne s’est pas montré assez efficace de façon statique, en raison des limitations des marges d’utilisations. Ceci nous a conduits à poser les bases pour la gestion dynamique des performances et du vieillissement à travers une méthodologie auto-adaptative (PVTA) développée sur toute la chaîne de conception. Des solutions innovantes ont donc été développées avec des boucles de régulations dynamiques pour optimiser la consommation des différents éléments (niveau design) et blocs (système), tout en garantissant leur bon fonctionnement. La validation des solutions a été obtenue étape par étape dans la chaîne de conception, en se concentrant tout d’abord sur la mise au point d’un 1er démonstrateur en technologie CMOS 40nm (M40) pour les applications automobile de STMicroelectronics. Différentes manières d’anticipations des erreurs ont été comparées en retenant la détection de retard IS2M (à fenêtres temporelles ajustables) dans les chemins critiques comme la plus efficace pour les solutions d’optimisations, qui ont été affinées en fonction des profils d’usages (Slow, Typical et Fast) et des charges des multi cœurs. Une modélisation théorique des boucles de régulation a abouti à un outil de simulation basé sur des Chaines de Markov Discrètes en Temps (DTMC). Cette modélisation a été confrontée avec succès aux mesures silicium démontrant que les solutions retenues offraient un gain de réduction de la puissance consommée par 2 à performances et fiabilité égales. Dans la dernière partie, la modélisation hiérarchique haut-niveau a été appliquée sur plusieurs systèmes/produits des nœuds CMOS FDSOI 28nm (28FD), afin de valider la pertinence de l’adaptation dynamique (D-ABB) en tensions d’alimentation et face arrière (VDD, VB) ainsi que la prédiction basée sur le vieillissement obtenu sur ces systèmes/produits sous tests HTOL temps réels. Ceci a permis de démontrer la validité de la méthodologie complète en arrivant à la prédiction statistique précise de la fiabilité intégrant toute la chaine de valeur en performance-consommation à l’aide des simulations avancées, en comparant aux données silicium obtenues sous conditions réelles sur cartes. Ces essais à plus longs termes ont permis d’affiner la sélection des meilleures approches D-ABB de la fiabilité en intégrant les aspects moniteurs, variabilité des process, suite de logiciels, et en étendant à l’utilisation d’algorithmes d’apprentissages statistiques (machine learning) avec gestion de la mémoire court et long termes. Ces travaux ont permis la validation des premiers produits FDSOI (28FD) de ST Microelectronics pour une optimisation auto-adaptative en temps réel de ces circuits dédiés aux applications à fortes contraintes.

Thesis resume

This thesis deals with the conception and tests of the first self-adaptive CMOS circuits at nanometer size dedicated to automotive, avionics and space applications. Under high environmental constraints as they are submitted to the trade-off between speed (performance), consumption (Low Power) and aging. Several variability factors (PVT) that impact circuit performances have been studied in addition to negative bias temperature (NBT), hot-carriers (HCD) and issued from gate-oxide dielectric breakdown (SBD), that induce a progressive temporal variability which increases the error rate at circuit and system levels. Error probability densities functions vs. profile activity and workload under real time operation have been studied in a first time based on static compensation using adaptive voltage scaling (S-AVS). Incorporation of in-situ monitors has been done by simulations and compared to silicon measurements that allowed us to adapt in real time the trade-off between frequency, consumption and error rate variations that have not been shown efficiently enough under S-AVS, due to usage margin limitations. This led us to pose the basics for a better management of performances and aging through a dynamic self-adaptive methodology (PVTA), developed through all the hierarchical conception chain. Innovative solutions have been developed with dynamic regulation control loops in order to optimize power consumption of different elements (gate level) and blocks (system level), with good functionality guaranty. Solution validations have been obtained step by step in the conception chain, focusing first in the development of a demonstrator designed from a CMOS 40nm node (M40) for automotive application processed by ST Microelectronics. Several ways of pre-error warning have been compared to retain in-situ slack monitors IS2M (with adjustable time windows) in critical paths as the most efficient way for a better optimization solution that have been improved taking into account usage profiles (Slow, Typical and Fast) and multi-core workloads. A theoretical modelling of control loops enables to obtain a simulation tool based on Discrete Time Markov Chain (DTMC). This modelling has been confronted with success to silicon measurements demonstrating that the chosen solutions give a factor 2 in the power gain reduction for equal performance and reliability. In the last part, a high-level hierarchical modelling has been applied on several systems/products from 28nm FDSOI CMOS nodes (28FD), in order to validate the relevance of dynamic adaptation (D-ABB) with supply voltage and back voltage (VDD, VB) as well as the prediction based on aging for these systems/products under real-time HTOL testing. This allowed to demonstrate the validity of the complete methodology leading to an accurate statistical prediction of circuit reliability integrating the full value chain between performance/consumption with the help of advanced simulations by comparing to silicon results obtained under HTOL tests on boards. These experiments at long term enabled to refine the selection for best D-ABB reliability compensation by integrating the whole aspects of in-situ monitors, process variability and software tools, by extending to statistical machine learning algorithms by means of memory potentialities with short to long term layers. These works enabled the validation of first FDSOI (28FD) products from ST Microelectronics by a real-time self-adaptive optimization of the circuits dedicated to high constraints applications.