Soutenance de thèse de PERRIN SEBASTIEN
Titre de thèse
Étude de la variabilité induite par le procédé de fabrication et l'architecture des mémoires Flash embarquées : Impact sur leur fiabilité.
Study of the variability induced by the process and the architecture of embedded Flash memories : Impact on their reliability.
Résumé de la thèse
Avec la miniaturisation continue des technologies mémoire, les défis liés à l'intégration des procédés — combinés à la complexité croissante de la conception des circuits pour les mémoires embarquées — ont entraîné d'importantes disparités en termes de fiabilité. La variabilité est devenue une préoccupation majeure pour garantir la qualité des produits et respecter les spécifications de performance dans les systèmes intégrés de nouvelle génération. Dans ce contexte, la collecte de données à grande échelle est essentielle pour quantifier et comprendre la variabilité des performances. Pour répondre à ce besoin, un véhicule de test de matrice mémoire adressable, appelé SuperCAST, a été développé pour les technologies mémoire EEPROM et eSTM. Il permet des mesures statistiques tout en minimisant la consommation de plaquettes de silicium et le temps de test supplémentaire. Un banc de test dédié a également été conçu pour réaliser des caractérisations électriques et des tests de fiabilité sur l'ensemble de la matrice mémoire. De plus, la méthode d'Analyse en Composantes Principales (ACP) a été appliquée pour analyser les données électriques extraites. La combinaison des tests de fiabilité sur SuperCAST avec l'ACP a permis de prédire statistiquement les cellules mémoire les plus susceptibles de défaillir, en se basant sur leur variabilité initiale. Ces résultats ont démontré une approche prometteuse pour réduire l'effort de test et accélérer l'intégration des procédés des technologies mémoire.
Thesis resume
With the continued miniaturization of memory technologies, the challenges of process integration—coupled with the increasing complexity of circuit design for embedded memories—have led to significant discrepancies in their reliability. Variability has become a major concern for ensuring product quality and meeting performance specifications in future integrated systems. In this context, large-scale data collection is essential to quantify and understand performance variability. To address this need, an addressable memory array test vehicle, called SuperCAST, was developed for both EEPROM and eSTM memory technologies. It enables statistical measurements while minimizing silicon wafer consumption and additional testing time. A dedicated test bench was also designed to conduct electrical characterization and reliability tests across the full memory array. Furthermore, the Principal Component Analysis (PCA) method was applied to analyze the extracted electrical data. The combination of reliability testing on SuperCAST with PCA enabled the statistical prediction of memory cells most likely to fail, based on their initial variability. These results demonstrated a promising approach to reducing test effort and accelerating memory technology process integration.