Soutenance de thèse de BONNET Jérémy
Titre de thèse
Conception et Implémentation d'une IP pour la Surveillance Avancée de Procédé et pour la Caractérisation sur Puce de Composants Analogiques
Design and Implementation of an IP for Advanced Process Monitoring and On-Chip Characterization of Analog Components
Résumé de la thèse
Les « process monitoring blocks » (PMB) sont des circuits destinés à déterminer la variation de procédé créé par les petites erreurs commises pendant la phase de fabrication, qui sont inévitables en raison de la complexité des différentes étapes. Ce travail présente la conception d'un PMB intégré qui est non seulement capable de déterminer cette variation de procédé, mais également capable de caractériser plusieurs paramètres de différents composants analogiques (transistors, capacités, résistances...). Étant sur la puce, l'objectif est de pouvoir caractériser ces dispositifs analogiques pendant toute la durée de vie du circuit, et pas seulement sur le wafer.
La présentation du travail a été divisée en quatre chapitres. La première étape consistait à apprendre les méthodes et techniques existantes pour caractériser les composants analogiques afin d'avoir un point de départ. Cela inclut la recherche de l'état de l'art utilisé dans les publications et au sein de STMicroelectronics.
Le deuxième chapitre présente l'étude des composants analogiques eux-mêmes pour comprendre quels paramètres peuvent être extraits. Cela est particulièrement vrai pour les transistors MOS qui sont des dispositifs très complexes avec beaucoup de paramètres qui définissent leurs performances.
Le troisième chapitre présente la partie principale de la conception qui portait sur les structures autour de chaque dispositif mesuré afin de garantir une bonne précision dans la mesure. Les structures sont principalement composées d'interrupteurs, qui ont également été étudiés, afin d'accéder et de contrôler le courant et la tension sur les dispositifs mesurés. De nombreuses simulations différentes ont été menées pour valider ces structures.
Enfin, dans le quatrième chapitre, les dernières vérifications et le layout sont détaillés pour finaliser véritablement l'IP et l'envoyer à la fabrication. Les premiers tests de l'IP ont pu être réalisés juste à temps à la fin de la thèse et sont présentés.
Thesis resume
Process monitoring blocks (PMB) are circuits meant to determine the process deviation created by the small errors made during the manufacturing phase which are unavoidable because of the complexity of the different steps. This work presents the design of a PMB on-chip that is not only able to track process deviation, but also able to characterize multiple parameters of different analog devices (transistors, capacitors, resistors...). Being on the chip, the objective is to be able to characterize those analog devices during all the circuit's lifetime, and not only on the wafer.
The presentation of the work has been separated into four chapters. The first chapter focuses on the state of the art and the presentation of the context. Indeed, the first step was to learn the existing methods and techniques to characterize analog devices in order to have a starting point. It includes research of the state of the art used in the publications and inside STMicroelectronics.
The second chapter is about the investigation of the analog devices themselves to understand what parameters can be extracted. This is especially true for MOS transistors which are very complex devices with a lot of parameters that define their performance.
The third chapter presents the main part of the design which was on the structures around each device measured in order to ensure a good accuracy in the measurement. The structures are mainly composed of switches, which have also been studied, in order to access and control the current and the voltage on the devices measured. A lot of different simulations were conducted to validate those structures.
Finally, the fourth chapter details the last checks and the layout to truly finalize the IP and send it to manufacture. The first tests of the IP could be made just in time at the end of the thesis and are presented.