Soutenance de thèse de CHOLLET Antonin
Titre de thèse
Développement de procédés d'épitaxie sélective innovants pour les applications RF
Development of innovative selective epitaxy processes for RF applications
Résumé de la thèse
Cette thèse porte sur le développement de procédés innovants d'épitaxie sélective pour des applications en radiofréquence (RF). Les objectifs sont de comprendre les mécanismes de croissance sélective basés sur la chimie et de créer de nouveaux procédés d'épitaxie pour une intégration dans les dispositifs RF-SOI de prochaine génération. L'étude examine également l'influence des paramètres expérimentaux tels que la taille et la forme des motifs, la pression, la température, et les rapports de débit de gaz sur la sélectivité et les contraintes dans les films.
Ce travail est motivé par le besoin d'architectures de transistors avancées via l'innovation des procédés au sein de l'environnement industriel 200 mm de ST Microelectronics à Rousset. La recherche est structurée en quatre étapes : introduction des structures de transistors RF ciblées pour l'amélioration des performances épitaxiales ; revue de la croissance des composés de silicium avec dopants et des techniques d'épitaxie ; croissance d'épitaxies de silicium sur wafers complets suivie d'épitaxie sélective sur wafers avec motifs ; et mise en œuvre des recettes développées sur wafers produits pour évaluer les performances des dispositifs.
Les réalisations clés incluent la modélisation de la croissance épitaxiale du silicium sur wafers uniformes via une conception expérimentale optimisée, la croissance de couches Si:C avec jusqu'à 1 % de carbone substitutionnel sans perte de qualité, ainsi que l'évaluation de l'impact des couches de recouvrement épitaxial (Si, SiGe, Si:C) sur la diffusion des dopants. La croissance de SiGe polycristallin a été démontrée à différentes températures et concentrations en germanium. La transition vers des wafers avec motifs a permis la croissance sélective de couches Si, Si:C et SiGe.
De nouveaux modèles d'épitaxie sélective utilisant des techniques de co-flux et de dépôt-gravure cyclique ont permis une croissance sélective de Si:C à basse température. Une étude sur le dopage au bore dans les couches Si:B:C a mis en évidence le rôle bénéfique du carbone dans le dopage à basse température. L'attaque sélective des couches à base de silicium par gaz HCl a également été démontrée.
Les procédés développés ont été intégrés dans des architectures de dispositifs pour améliorer les performances : le SiGe polycristallin a été utilisé pour les grilles avec une gravure optimisée ; la croissance sélective de Si:C a été appliquée sur les régions source/drain en retrait des CMOS pour induire une contrainte dans le canal, et intégrée dans des dispositifs BiCMOS et CMOS, révélant des effets complexes. Une architecture innovante a été proposée pour créer des zones SOI localisées via épitaxie.
Les mesures électriques et RF ont montré des résultats prometteurs, bien qu'une optimisation supplémentaire soit nécessaire en raison de la sensibilité des dispositifs. Ce travail soutient le développement des produits de prochaine génération de ST Microelectronics à Rousset et apporte des connaissances précieuses aux communautés de la microélectronique et des sciences des matériaux utilisant l'épitaxie.
Thesis resume
This thesis focuses on developing innovative selective epitaxy processes for radio frequency (RF) applications. The objectives are to understand selective growth mechanisms based on chemistry and to create novel epitaxy processes for integration into next-generation RF-SOI devices. The study also examines how experimental parameters such as pattern size and shape, pressure, temperature, and gas flow ratios affect selectivity and film stress.
This work is motivated by the need for advanced transistor architectures through process innovation within ST Microelectronics Rousset's 200 mm industrial environment. The research is structured in four stages: introduction of RF transistor structures targeted for epitaxial performance improvement; review of silicon compound growth with dopants and epitaxy techniques; growth of full-wafer Si epitaxies followed by selective epitaxy on patterned wafers; and implementation of developed recipes on product wafers to assess device performance.
Key achievements include modelling Si epitaxy growth on blanket wafers via optimized experimental design and growing Si:C layers with up to 1% substitutional carbon without quality loss. Additionally, the impact of epitaxial capping layers (Si, SiGe, Si:C) on dopant diffusion was evaluated. Polycrystalline SiGe growth was demonstrated at varied temperatures and Ge concentrations. The transition to patterned wafers enabled the selective growth of Si, Si:C, and SiGe layers.
New selective epitaxy models using co-flow and cyclical deposition-etch techniques allowed low-temperature selective Si:C growth. A study of boron doping in Si:B:C layers highlighted the beneficial role of carbon in low-temperature doping. Selective etching of Si-based layers using HCl gas was also demonstrated.
The developed processes were integrated into device architectures to enhance performance. Polycrystalline SiGe was used for gates with optimized etching. Selective Si:C growth was applied on recessed CMOS source/drain regions to induce channel strain and integrated into BiCMOS and CMOS devices, revealing complex effects. A novel architecture was proposed to create localized SOI regions via epitaxy.
Electrical and RF measurements showed promising results; however, further optimization is needed due to device sensitivity. This work supports ST Microelectronics Rousset's next-generation product development and offers valuable insights for microelectronics and materials science communities leveraging epitaxy.