Ecole Doctorale
SCIENCES POUR L'INGENIEUR : Mécanique, Physique, Micro et Nanoélectronique
Spécialité
Sciences pour l'ingénieur : spécialité Micro et Nanoélectronique
Etablissement
Aix-Marseille Université
Mots Clés
Mémoires non volatiles,Mémoire à stockage de charges,EEPROM,eSTM,Effacement bit à bit,Effacement par injection de trous chauds,
Keywords
Non-volatile memory,Charge storage memory,EEPROM,eSTM,Bit Erasable,Hot Holes Injection Erasing,
Titre de thèse
Développement d'une nouvelle génération de point mémoire de type EEPROM pour les applications à forte densité d'intégration
Development of a new EEPROM memory generation for applications with a high density of integration
Date
Lundi 13 Juin 2022 à 9:15
Adresse
Bâtiment NEEL,
Polytech Marseille,
5 Rue Enrico Fermi, 13013 MARSEILLE Amphithéâtre Néel
Jury
Directeur de these |
M. Marc BOCQUET |
Aix Marseille Université / IM2NP |
Rapporteur |
M. Abdelkader SOUIFI |
INSA de Lyon, Laboratoire LTM |
Rapporteur |
M. Damien DELERUYELLE |
INSA de Lyon, Laboratoire INL |
Président |
Mme Agnès ROUSSY |
Mines de Saint-Etienne |
Examinateur |
M. Vincenzo DELLA MARCA |
Aix Marseille Université / IM2NP |
Résumé de la thèse
Lobjectif de ces travaux de thèse a été de développer une nouvelle génération de point mémoire de type EEPROM pour les applications à haute fiabilité et à haute densité dintégration. Dans un premier temps, une cellule mémoire très innovante développée par STMicroelectronics eSTM (mémoire à stockage de charges de type Split-gate avec transistor de sélection vertical enterré) a été étudiée comme cellule de référence. Dans une deuxième partie, dans un souci daméliorer la fiabilité de la cellule eSTM et de permettre une miniaturisation plus agressive de la cellule EEPROM, une nouvelle architecture mémoire a été proposée : la cellule BitErasable. Elle a montré une excellente fiabilité et a permis dapporter des éléments de compréhension sur les mécanismes de dégradation présents dans ces dispositifs mémoires à transistor de sélection enterré. Cette nouvelle architecture offre de plus la possibilité deffacer les cellules dun plan mémoire de façon individuelle : bit à bit. Conscient du grand intérêt que présente leffacement bit à bit, un nouveau mécanisme deffacement pour injection de trous chauds a été proposé pour la cellule eSTM. Il a montré des performances et un niveau de fiabilité parfaitement compatible avec les exigences industrielles des applications Flash-NOR.
Thesis resume
The objective of this thesis was to develop a new generation of EEPROM memory for high reliability and high density applications. First, an innovative memory cell developed by STMicroelectronics - eSTM (Split-gate charge storage memory with buried vertical selection transistor) - was studied as a reference cell. In a second part, to improve the reliability of the eSTM cell and to allow a more aggressive scaling of the EEPROM cell, a new memory architecture has been proposed: the BitEras-able cell. It showed an excellent reliability and allowed to bring elements of under-standing on the degradation mechanisms present in these memory devices with buried selection transistor. This new architecture also offers the possibility to individually erase cells in a memory array: bit by bit. Aware of the great interest of bit-by-bit erasing, a new erasing mechanism by hot hole injection has been proposed for the eSTM cell. It has shown performances and a level of reliability perfectly compatible with the indus-trial requirements of Flash-NOR applications.