Soutenance de thèse de Mahamadou Tidjani GARBA SEYBOU

La technologie CMOS SOI est une solution attrayante pour des applications de masse comme la 5G et l'automobile, grâce à ses avantages en coût de production et réduction des effets thermiques. Cependant, un enjeu majeur pour les amplificateurs de puissance (PA) est de trouver un compromis optimal entre performance, consommation, qualité, robustesse et fiabilité. Optimiser la bande passante et la consommation nécessite des conditions de polarisation plus élevées que celles des circuits logiques. Les mécanismes de fiabilité du PA incluent la rupture de l'oxyde de grille (TDDB), la dégradation des performances due à l’injection de porteurs chauds (HCD), l'ionisation par impact et l'avalanche sous des courants élevés. Les procédures de qualification des technologies millimétriques (mmW) présentent des défis uniques en l'absence de méthodologie standardisée par le JEDEC. Basées sur des conditions de fonctionnement en DC typiques des circuits logiques, elles compliquent l'établissement de critères de fiabilité uniformes. Il est donc nécessaire de développer des méthodologies et des modèles de fiabilité adaptés aux spécificités des technologies mmW pour garantir des performances robustes et durables. Dans ce contexte, cette thèse a examiné la commonalité du TDDB en conditions DC d’Off-state sur des nœuds allant de 130nm à 28nm. Nous avons identifié les paramètres influençant les courants en Off-state, tels que la géométrie des transistors et les modes d’accélération en tension et température, pour développer un modèle de fiabilité empirique compact. Les résultats montrent que le courant de fuite sous seuil est un indicateur plus fiable que le champ électrique pour modéliser la dégradation du TDDB en Off-state, causée par des mécanismes tels l’effet tunnel, l’augmentation du courant de jonction et l’ionisation par impact. Dans la seconde partie, nous avons approfondi l'analyse du mécanisme HCD, en mettant en lumière la distribution spatiale des pièges d'interface et d'oxyde, ainsi que leur interaction avec la polarisation de stress en GIDL. Nous avons observé une réparation de la dégradation HCD par la polarisation en GIDL, liée à la décharge des pièges d’oxyde assistée par le champ électrique. Nous avons examiné les effets de stress successifs, de basses à hautes fréquences, et leur pertinence pour les applications RF et mmW, en utilisant des configurations de stress et de caractérisation pulsées. Nos résultats montrent une corrélation stricte entre la largeur des impulsions de stress et de caractérisation, confirmant la cohérence du modèle en fréquence par rapport au DC, ouvrant des perspectives pour des conditions de stress AC au-delà du GHz.

CMOS SOI technology is an attractive solution for mass applications such as 5G and automotive due to its advantages in production cost and reduction of thermal effects. However, a major challenge for power amplifiers (PA) is finding an optimal compromise between performance, power consumption, quality, robustness, and reliability. Optimizing bandwidth and power consumption requires higher biasing conditions than those used for logic circuits. The PA reliability mechanisms include gate oxide breakdown (TDDB), performance degradation due to hot carrier injection (HCD), impact ionization and avalanche under high currents. The qualification procedures for millimeter-wave (mmW) technologies present unique challenges due to the absence of a standardized methodology by JEDEC. These procedures, which are based on DC operating conditions typical of logic circuits, complicate the establishment of uniform reliability criteria. Therefore, it is necessary to develop methodologies and reliability models specifically adapted to the unique characteristics of mmW technologies to ensure robust and durable performance. In this context, this thesis examined the commonality of TDDB under DC Off-state conditions on nodes ranging from 130nm to 28nm. We identified the parameters influencing Off-state currents, such as transistor geometry, voltage and temperature acceleration modes, to develop an empirical compact reliability model. The results show that subthreshold leakage current is a more reliable indicator than the electric field for TDDB modeling under Off-state, caused by mechanisms such as the tunneling effect, increased junction current, and impact ionization. In the second part, we deepened the analysis of the HCD mechanism, highlighting the spatial distribution of interface and oxide traps, as well as their interaction with GIDL stress polarization. We observed a repair of HCD degradation by GIDL polarization, linked to the field-assisted discharge of oxide traps. We examined the effects of successive stresses, from low to high frequencies, and their relevance for RF and mmW applications, using pulsed stress and characterization configurations. Our results show a strict correlation between the width of stress and characterization pulses, confirming the consistency of the frequency model compared to DC, opening up perspectives for AC stress conditions beyond the GHz range.